Celda de Inversor Digital con Salida de Tres Estados en Tecnología CMOS con Diseño Compacto

Responsable: 
Padilla Cantoya Iván Rodrigo
Registro: 
13 de marzo de 2026
Estatus: 
Solicitud en Trámite
Inventores: 
Padilla Cantoya Iván Rodrigo, Gurrola Navarro Marco Antonio, Loza Navarro Osmar Alberto
Número de patente o solicitud: 
MX/t/2025/000009